Ingénieur principal en conception de circuits intégrés mixtes
Marin-Epagnier
Infos sur l'emploi
- Date de publication :21 janvier 2026
- Taux d'activité :100%
- Type de contrat :Durée indéterminée
- Lieu de travail :Marin-Epagnier
Résumé de l'emploi
Rejoignez notre équipe en tant qu'Ingénieur IC Mixte Senior. Contribuez au développement d'IP pour des produits automobiles, industriels et médicaux.
Tâches
- Définir l'architecture et étudier la faisabilité des composants.
- Conduire la conception, la vérification et l'évaluation des designs CMOS.
- Proposer des solutions innovantes et collaborer avec les équipes.
Compétences
- Diplôme en ingénierie électrique et 5 ans d'expérience en design mixte.
- Excellente maîtrise de l'anglais écrit et oral.
- Capacité à travailler en équipe et créativité.
Est-ce utile ?
Ingénieur principal en conception de circuits intégrés mixtes
Description du poste
Le rôle
Nous cherchons à agrandir notre équipe avec un ingénieur principal en conception de circuits intégrés mixtes. Vous nous aiderez à développer des IP pour la prochaine génération de produits automobiles, industriels et médicaux. Le candidat retenu participera à la conception d'IPs mixtes complexes et aura une bonne connaissance des blocs analogiques tels que DAC, ADC, PLL et interface sans fil, etc.
Pourquoi nous rejoindre
Nous créons un ensemble diversifié de produits de classe mondiale dans une atmosphère conviviale et orientée équipe. Nous offrons un environnement d'apprentissage continu et des opportunités de croissance, ainsi que le soutien à des programmes de bénévolat et caritatifs. Vous bénéficierez de 25 jours de congés par an et d'un package d'avantages très compétitif. Vous pourrez construire une carrière dans une entreprise internationale prospère et participer à des projets internationaux intéressants.
Responsabilités
Ce que vous ferez
- Définir l'architecture et participer aux études de faisabilité pour de nouveaux composants IP analogiques/mixtes
- Conduire la conception, la vérification, la mise en forme et l'évaluation sur banc de conceptions CMOS et SOI de pointe réutilisables dans différents segments de marché.
- Diriger de petites équipes sur des sous-projets et contribuer à l'intégration SoC
- Proposer des solutions innovantes pour répondre aux besoins des clients et des produits
- Collaborer sur les stratégies DFT et documenter soigneusement les conceptions
- Travailler en partenariat avec les équipes de test, produit et ingénierie applicative pour assurer une mise en production réussie
- Documentation : y compris descriptions d'architecture et de circuits, procédures de test et mécanismes de sécurité.
Qualifications
Ce dont vous aurez besoin
- Bachelor/Master minimum en génie électrique ou domaine technique connexe
- Minimum 5 ans d'expérience en conception mixte
- Conception RTL de blocs IP numériques et systèmes en Verilog/SystemVerilog
- Expérience en conception de circuits intégrés analogiques (schéma, mise en forme, simulation).
- Une compréhension approfondie de la physique des semi-conducteurs et des processus IC.
- Expérience préalable en conception analogique dans des processus deep-submicron (65nm ou moins)
- Créativité, dynamisme, fiabilité et esprit d'équipe
- Excellentes compétences en communication écrite et orale en anglais
- Éligibilité à travailler en Suisse
Ce que vous pouvez aussi apporter
- Une expérience dans certains des domaines suivants est un plus :
- Leadership de projet/tâche
- Capacité à penser au niveau système
- Connaissance de Verilog-A ou VHDL-AMS est un plus.
- Conception d'accélérateurs et de composants de traitement du signal
- Expérience en basse consommation
- Flux RTL vers GDS, incluant synthèse logique, placement-routage, STA, analyse de puissance
- Méthodologie avancée de vérification numérique (ex. UVM)
- Expérience antérieure dans l'un des domaines suivants : ADC, DAC, PLL
- Connaissance en sécurité fonctionnelle
- Connaissance du français
À propos de nous
Plus de détails sur les avantages de notre entreprise sont disponibles ici :
À propos de l'entreprise
Marin-Epagnier