Ingénieur Senior en Vérification de Circuits Intégrés Numériques
Marin-Epagnier
Infos sur l'emploi
- Date de publication :21 janvier 2026
- Taux d'activité :100%
- Type de contrat :Durée indéterminée
- Lieu de travail :Marin-Epagnier
Résumé de l'emploi
Rejoignez notre équipe en tant qu'Ingénieur Vérification IC Senior. Une opportunité stimulante dans le domaine des produits automobiles, industriels et médicaux.
Tâches
- Définir la stratégie de vérification et les plans détaillés.
- Coordonner et diriger les activités de vérification des équipes projets.
- Développer des environnements SystemVerilog/UVM pour les SoCs.
Compétences
- Diplôme en ingénierie électrique avec 3 ans d'expérience en vérification.
- Excellente maîtrise des pratiques de vérification et méthodologies.
- Compétences en programmation, notamment Python et Tcl.
Est-ce utile ?
Ingénieur Senior en Vérification de Circuits Intégrés Numériques
Description du poste
Le rôle
Nous cherchons à agrandir notre équipe avec un Ingénieur Senior en Vérification de Circuits Intégrés Numériques. Vous nous aiderez à développer des IP pour la prochaine génération de produits automobiles, industriels et médicaux. Le candidat retenu participera à la conception d'IPs mixtes complexes et aura une familiarité avec des blocs analogiques tels que DAC, ADC, PLL et interface sans fil, etc.
Responsabilités
Ce que vous ferez
- Définir la stratégie de vérification et les plans de vérification détaillés pour les blocs et systèmes
- Coordonner/diriger les activités de vérification dans les équipes de projet
- Développer des environnements SystemVerilog/UVM pour les blocs et les SoC de haut niveau
- Déboguer les erreurs fonctionnelles dans le RTL
- Participer aux activités d'amélioration de la méthodologie de vérification
Qualifications
Ce dont vous aurez besoin
- Bachelor/Master minimum en génie électrique ou domaine technique connexe
- Minimum 3 ans d'expérience en vérification numérique
- Solide compréhension des meilleures pratiques de vérification telles que la planification de la vérification, le suivi des exigences et la couverture fonctionnelle
- Connaissance approfondie et plusieurs années d'expérience avérée dans les méthodologies de vérification à la pointe (par ex. UVM), vérification pilotée par contraintes aléatoires, vérification basée sur assertions, architecture et création d'environnements de test, gestion des régressions, collecte de couverture
- Excellentes compétences en communication écrite et orale en anglais
- Éligibilité à travailler en Suisse
Ce que vous pouvez également apporter
- Expérience avec :
- Leadership de projet/tâche
- Vérification de composants de traitement du signal
- Déploiement d'IP de vérification tiers
- Compétences en programmation – Python, Tcl, logiciel embarqué
- Connaissance du français
À propos de nous
Plus de détails sur les avantages de notre entreprise sont disponibles ici :
À propos de l'entreprise
Marin-Epagnier